PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-232291

(43)Date of publication of application: 16.08.2002

(51)Int.CI.

HO3M 1/34 H01L 27/146

HO4N 5/335

(21)Application number: 2001-026478

(71)Applicant: RINIASERU DESIGN:KK

(22)Date of filing:


02.02.2001

(72)Inventor: UNO MASAYUKI

(54) ANALOG/DIGITAL CONVERTER AND IMAGE SENSOR PROVIDED WITH THE SAME (57)Abstract:

PROBLEM TO BE SOLVED: To provide parallel analog/digital (A/D) converter capable of power consumption reduction with a small number of clocks on an image sensor.

SOLUTION: A pixel signal Vs is applied to one input terminal of a comparator 100 provided for each column, the ladder wave of a large voltage step is applied to the other input terminal by a reference voltage Vc1, a count value corresponding to the number of steps when inverting the comparator is held in a latch circuit 115 as a high-order bit, and the reference voltage Vc1 at such a time is held in a capacitor C1. Afterwards, a small voltage step is applied from a reference voltage Vc2 through C2, and a count value when inverting the comparator again is held in a latch circuit 116 for low-order bit. Thus, when high-order and low-order bits are separately quantized, the number of clocks can be reduced and the device can be composed of the circuit of low band so that power consumption can be reduced.



LEGAL STATUS

[Date of request for examination]

13.02.2001

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3507800

[Date of registration]

26.12.2003

[Number of appeal against examiner's decision of

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-232291 (P2002-232291A)

(43)公開日 平成14年8月16日(2002.8.16)

(51) Int.Cl. ⁷	識別記号	F I		テーマコート*(参考)
H03M	1/34	H03M	1/34	4M118
H01L	27/146	H04N	5/335 Z	5 C O 2 4
H 0 4 N	5/335	H01L	27/14 A	5 J O 2 2

審査請求 有 請求項の数9 OL (全 14 頁)


(21)出願番号	特願2001-26478(P2001-26478)	(71)出顧人 500409068
		有限会社リニアセル・デザイン
(22)出顧日	平成13年2月2日(2001.2.2)	長野県伊那市大字伊那部160番地2
		(72)発明者 字野 正幸
		長野県伊那市大字伊那部160番地
		(74)代理人 100100055
		弁理士 三枝 弘明
		Fターム(参考) 4M118 AAO4 ABO1 BA14 CAO2 DD09
		DD11 FA06
		50024 CY42 HX13 HX23 HX29 HX47
		HX50
		5J022 AA07 AA14 BA06 BA07 CA10
		CB01 CB07 CC02 CF05 CF09
		CF01 CF07

(54) 【発明の名称】 アナログーデジタル変換器及びこれを用いたイメージセンサ

(57)【要約】

【課題】少ないクロック数で低消費電力化が可能な列並列型のAD変換器をイメージセンサ上に実現する。

【解決手段】列ごとに設けられた比較器100の一方の入力端子に画素信号vsを与え、他方の入力端子に大きな電圧ステップの階段波を参照電圧vc1で与え、比較器が反転するときのステップ数に対応したカウント値を上位ビットとしてラッチ回路115に保持するとともに、そのときの参照電圧vc1を容量C1に保持する。その後、C2を介して小さな電圧ステップを参照電圧vc2より与え再び比較器が反転するときのカウント値を下位ビット用のラッチ回路116の保持する。このように上位ビットと下位ビットを分けて量子化するとクロック数を少なくでき、低い帯域の回路で構成できるため低消費電力化が実現できる。



【特許請求の範囲】

【請求項1】 複数の信号電圧を並列に保持する複数のサンブルホールド手段と、複数の該サンブルホールド手段からの出力電圧を共通の階段波状の参照電圧と比較する複数の比較手段と、上記参照電圧の変化に同期して与えられる共通の階段波のステップ数を表す2値化データから、上記各比較手段の比較結果が変化する時のデータを選択保持し、前記出力電圧に対応するデジタル信号を得るように、前記比較手段ごとに設けられたデジタル信号保持手段とを有し、

1

前記2値化データを複数のデータビット域に分け、該複数のデータビット域にそれぞれ対応したステップで変化する階段波状の複数の前記参照電圧を各比較手段に共通に与える参照信号供給手段を設け、

上位の前記データビット域に対応するステップで前記参 照電圧を階段波状に変化させながら与えた場合におけ る、前記比較手段の比較結果が変化する時点の当該参照 電圧を保持する参照電圧保持手段を前記比較手段ごとに 設け、

前記参照電圧保持手段にて保持された前記参照電圧の値 20 を起点として、下位の前記データビット域に対応するステップで前記参照電圧を階段波状に変化させるように構成したことを特徴とするアナログ・デジタル変換器。

【請求項2】 前記データビット域に対応するステップで前記参照電圧を前記比較手段の比較結果が変化するまで階段波状に変化させながら与える参照電圧供給段階を、最上位の前記データビット域に対応するステップで前記参照電圧を変化させる段階から最下位の前記データビット域に対応するステップで前記参照電圧を変化させる段階まで、前記参照電圧の変化方向を逆転させながら 30 順次に実行するように構成されていることを特徴とするアナログーデジタル変換器。

【請求項3】 上位の前記データビット域に対応するステップで階段波状に変化する前記参照電圧を前記比較手段の参照電圧入力部に供給するための第1の電圧供給源と、下位の前記データビット域に対応するステップで階段波状に変化する前記参照電圧を前記参照電圧入力部に供給するための第2の電圧供給源とに接続されるように構成され、

前記参照電圧保持手段は、前記参照電圧入力部に一端が 40 接続され、他端が接地された第1の容量素子と、前記第 1の電圧供給源と前記参照電圧入力部との間に接続されるように構成された第1のスイッチング手段と、前記第 2の電圧供給源と前記参照電圧入力部との間に接続されるように構成された第2の容量素子とを有することを特徴とする請求項1又は請求項2に記載のアナログ・デジタル変換器。

【請求項4】 上位の前記データビット域に対応するステップで階段波状に変化する前記参照電圧を前記比較手段の参照電圧入力部に供給するための第1の電圧供給源 50

と、下位の前記データビット域に対応するステップで階段波状に変化する前記参照電圧を前記参照電圧入力部に供給するための第2の電圧供給源とに接続されるように構成され、

前記参照電圧保持手段は、前記参照電圧入力部に出力部が接続された反転増幅手段と、前記第1の電圧供給源と前記反転増幅手段の入力部との間に接続されるように構成された第1の容量素子と、該第1の容量素子と前記反転増幅手段の入力部との間に設けられた第1のスイッチング手段と、前記反転増幅手段の入力部との間に接続されるように構成された第2の容量素子と、前記反転増幅手段の入出力間に並列に設けられた第2のスイッチング手段と、前記反転増幅手段の入出力間に並列に設けられた第2のスイッチング手段と、前記反転増幅手段の入出力間に並列に設けられた第3の容量素子とを有することを特徴とする請求項1又は請求項2に記載のアナログーデジタル変換器。

【請求項5】 前記比較手段は、第2の反転増幅手段と、該第2の反転増幅手段の入力部に一端が接続された第4の容量素子と、前記第2の反転増幅手段の入出力間に並列に設けられた第4のスイッチング手段と、前記サンプルホールド手段の出力電圧と前記参照電圧とのいずれかを選択的に前記第4の容量素子の他端に接続可能な第5のスイッチング手段とを有することを特徴とする請求項1乃至請求項4のいずれか1項に記載のアナログ・デジタル変換器。

【請求項6】 上位の前記データビット域に対応するステップで階段波状に変化する前記参照電圧を前記比較手段の参照電圧入力部に供給するための第1の電圧供給源と、下位の前記データビット域に対応するステップで階段波状に変化する前記参照電圧を前記参照電圧入力部に供給するための第2の電圧供給源とに接続されるように構成され、

前記参照電圧保持手段は、反転増幅手段と、前記第1の電圧供給源と前記反転増幅手段の入力部との間に接続されるように構成された第1の容量素子と、該第1の容量素子と前記反転増幅手段の入力部との間に設けられた第1のスイッチング手段と、前記第2の電圧供給源と前記反転増幅手段の入力部との間に接続されるように構成された第2の容量素子と、前記反転増幅手段の入出力間に並列に設けられた第2のスイッチング手段と、前記反転増幅手段の入出力間に並列に設けられた第3の容量素子及び第3のスイッチング手段の直列回路とを有し、

前記第3の容量素子と前記第3のスイッチング手段との接続点が前記参照電圧入力部に接続されていることを特徴とする請求項1又は請求項2に記載のアナログーデジタル変換器。

【請求項7】 前記比較手段は、第2の反転増幅手段 と、該前記第2の反転増幅手段の入出力間に並列に設け られた第4のスイッチング手段と、前記サンプルホール ド手段の出力電圧と前記参照電圧とのいずれかを選択的

に前記第4の容量素子の他端に接続可能な第5のスイッ チング手段とを有することを特徴とする請求項6 に記載 のアナログ・デジタル変換器。

【請求項8】 前記デジタル信号保持手段毎に保持され た複数の前記デジタル信号を直列に走査する走査手段を 有することを特徴とする請求項1乃至請求項7のいずれ か1項に記載のアナログーデジタル変換器。

【請求項9】 複数の光電変換素子と、請求項1乃至請 求項8のいずれか1項に記載のアナログーデジタル変換 器とを有し、前記信号電圧は前記光電変換素子により光 10 電変換されてなる電圧であることを特徴とするイメージ センサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アナログ信号をデジタ ル信号に変換するアナログ - デジタル変換器 (AD変換 器) に関するものであり、特にイメージセンサ等の複数 のアナログ信号を並列にデジタル信号に変換する場合に 好適なAD変換器を提供するものである。

[0002]

【従来の技術】画素が2次元上に配列されたイメージセ ンサにおいて光電変換されて得られたアナログ信号をデ ジタル信号に変換する方法としては、行単位で並列に保 持されたアナログ信号を直列に読み出して1画素ごとに AD変換する方法のほか、列ごとにAD変換器を設けて 1行毎に並列にAD変換する方法がある。このように行 単位で並列にAD変換する方法の1つとして、特許公報 第2532374号や学術文献"コラム間FPNのない コラム型AD変換器を搭載したCMOSイメージセン サ"(映情学技法、IPU2000-57、pp. 79 -84) 等に示されているシングルスロープ積分型AD 変換器は簡単な構成でAD変換器が実現できるため、並 列に設けても回路規模が大きくならないという特徴を有 している。

【0003】図9は上述の特許公報および文献に示され ている、列ごとにシングルスロープ積分型AD変換器を 有するイメージセンサを等価的に示したブロック図であ る。図において101はイメージセンサの画素であり、こ こでは4行×4列のアレイ状に配置されている。各画素 信号線102に接続されるとともに、画素の信号を読み出 すための垂直信号線103亿列単位で接続されている。行 選択信号線102は垂直方向に順次走査を行う垂直走査シ フトレジスタ104に接続され、このシフトレジスタによ り読み出しやリセットを行う行が選択される。一方、列 **Cとに設けられた垂直信号線103は、行単位で画素の信** 号を一時的に保持するサンプルホールド回路105に入力 される。そのサンプルホールド回路105の出力信号Vsは 2つの入力信号の大きさを比較して"H"または"L"の2値 化信号を出力する比較器100の一方の入力に接続され、

比較器の他方の入力には参照電圧信号発生回路106によ り発生した参照電圧Vcが与えられる。この比較器100の 出力は、入力されたクロック数をカウントし、2値化信 号として出力するカウンタ107のカウントデータを保持 するためのラッチ回路108に入力され、このラッチ回路 には比較器の出力が反転したときのカウントデータが保 持される。このカウンタ107の出力データは参照電圧Vc の電圧に対応した2値化信号であり、この2値化信号は 信号線109を介して各ラッチ回路にデータ入力され、比 較器出力が反転するとき、すなわち信号電圧Vsと参照電 圧Vcを比較して両者が一致したときにカウンタの出力デ ータを保持する。これにより、各ラッチ回路に保持され た2値化データは信号電圧Vsに対応した2値化信号とな る。このラッチ回路108で保持された2値化信号は、水 平シフトレジスタ110を走査することにより信号線109を 介して直列に読み出すことができる。

【0004】図9における画素101とサンプルホールド 回路105の具体的な例を示したのが図10および図11 である。図10において画素はフォトダイオードPDと 20 ゲートに選択信号Φselectが与えられた選択トランジス タMLで構成され、トランジスタMLは選択的にPDと垂直信 号線103を接続する。この垂直信号線上にはサンブルホ ールド機能を備えPDXC蓄積された光電変換信号電荷を電 圧に変換するための、電荷検出アンプ (図9の105に相 当)が設けられている。この電荷検出アンプは反転増幅 器20とその入出力間に並列に設けられたスイッチング素 子21と容量素子22で構成され以下のように動作が行われ る。まず、スイッチング素子21をオンして容量素子22の リセットを行う。その後スイッチング素子21をオフ、Φ select="H"としてMIをオンすると、PDに蓄積されていた 信号電荷が容量素子22に転送され、Vsに信号電荷に対応 した出力が表れる。このときPDは電荷が排出されリセッ トされた状態となる。この後MIをオフにしておくと、信 号電圧Vsは次の信号を読み出すためにスイッチング素子 21をオンするまで容量素子22により保持される。この期 間は通常1行分の画素データを読み出す1水平走査期間 であり、この信号Vsが保持されている期間にAD変換を 行えば良いことになる。

【0005】また、図11は画素内に増幅器をもち画素 は行単位で読出しやリセットの制御を行うための行選択 40 単位で信号増幅を行う画素増幅型イメージセンサの例で ある。画素は、フォトダイオードPDと、電荷をリセット するためのゲートがΦresetに接続されたリセット用ト ランジスタM2と、PDVC蓄積された信号電圧を増幅する増 幅トランジスタM3と、M3の出力を垂直信号線に選択して 接続するためのゲートがΦselectで制御されるトランジ スタMIで構成されている。図10の構成では、MIをオン して信号を選択すると、読出しと同時に信号電荷がリセ ットされるため、読出し用とリセット用の行選択信号線 102は行どとに1本で兼用できたが、画素増幅型イメー 50 ジセンサでは11に示すように読出しとリセットが別に

なるため、行選択信号線は読出し用(Φread)とリセッ ト用(Φreset)の2本となり、それぞれ読出し用トラ ンジスタMIのゲートとリセット用トランジスタM2のゲー トに接続されている。MIを介してMBの出力が接続される 垂直信号線103には、増幅トランジスタM3の負荷となる ゲートにバイアス電圧Voias1が印加された負荷用トラン ジスタM4が設けられMLがオンすると垂直信号線にPDXC蓄 積された信号電荷に対応した増幅出力が表れる。との出 力はスイッチング素子21を介して容量素子22に保持さ れ、バッファ23を介して、この保持された出力電圧Vsは 次段に入力される。なお、この図ではバッファ23を記載 しているが、もともと画素出力は画素内増幅器M3で増幅 されるため、容量22に保持された信号電荷は増幅された ものであり、次段の入力インピーダンスが高ければ、バ ッファ23はなくても構わない。このように画素の信号を 読み出している期間にスイッチ21をオンして容量素子22 に読出し信号を蓄積した後に、スイッチ21をオフすれば 出力信号Vsを保持することができ、次段入力インピーダ ンスが低ければバッファ23を設け、次段が比較器のよう な高入力インピーダンスならばバッファ23を省略して出 20 力信号Vsを次段に伝達することができる。

【0006】図10および11に画素とサンブルホールド回路の具体例を示したが、次に行単位でサンブルホールド回路に保持されたアナログ信号Vsをデジタル信号に変換する動作を図12のタイミングチャートを用いて説明する。図12では大きく期間T1とT2に分かれているが、期間T1は列ごとに設けられたサンブルホールド回路に選択された行の画素信号を読み出して画素出力を記憶する期間である。この期間で行選択信号線ΦselectまたはΦreadがオンして画素信号を読出し、列ごとに設けられたサンブルホールド回路105に選択された行の画素信号が保持される。

【0007】次の期間T2は保持されたアナログ信号をデ ジタル信号に変換する期間である。サンプルホールド回 路に保持されたアナログ信号電圧Vsは図9で示されたよ うに比較器100の一方の入力に印加されている。また比 較器の他方の入力には参照電圧Vcが印加されている。と の参照電圧Vcは図12に示すように時間とともに電圧が 高くなり、それに対応して図9のカウンタ回路107には クロック(CLK)が入力されカウンタの出力データ(DATA) も1つずつ増えていく。図12ではDATAの信号は4ビッ トまとめて16進表示としている。ここで信号電圧Vsと 参照電圧Vcを比較する比較器100の出力(Vcomp)は図12 に示すように信号電圧Vsと参照電圧Vcが一致する前後で 状態が変化する。この状態が変化したときのカウンタ出 力であるData信号をラッチ回路に保持することによ り、ラッチされた2値化信号はアナログ信号電圧Vsに対 応したデジタル信号値となる。このような動作が並列に 行単位で行われ、各ラッチ回路には列ごとにサンプルホ ールド回路に保持されたアナログ信号に対応したデジタ ル信号が得られる。そのデジタル信号を水平シフトレジスタ110亿て直列に読み出すことでデジタル出力を得る ことができる。

【0008】なお、図12では参照電圧vcを連続的に変化するランプ波形としているが、これはカウンタ出力に対応してステップ状に変化する階段波形としても良い。また、図9では説明をわかりやすくするためコンパレータを差動入力形式で記述してあるが、実際には入出力間にスイッチが設けられたインバータと、インバータの入力に一端が接続された容量の他端に切替えスイッチで信号電圧vsと参照電圧vcが交互に与えられるチョッパ型の比較器が一般的に用いられている。

[0009]

(4)

30

【発明が解決しようとする課題】以上で説明したよう に、シングルスロープ積分型A D変換器は各列に比較器 とデジタルデータを保持するラッチ回路を設けるだけで 良いため、行単位で並列にA D変換を行っても比較的回路規模が大きくならないうえ、カウンタに入力するクロック周期を上げることで分解能を高くすること可能であるという利点がある。しかしながら、この方式では分解能を上げていくと次のような問題が発生する。

【0010】図12ではカウンタは4ビット分すなわち 16回しかクロックを入力していないが、この入力クロ ック数は8ビットでは256回、10ビットでは102 4回、12ビットでは4096回入力する必要がある。 通常のビデオ信号処理では 1 水平走査期間は64μ sec程 度であるため、この制約からクロックの周期は最長でも 8ビットで250nsec、10ビットでは63nsec、12ビットで は16nsecにしなければならない。またこれにともない比 較器の遅延時間もこの周期以下にしなければならないた め高速な比較器が必要になる。この高速な比較器を実現 するには比較器のバイアス電流を大きくする必要があ り、なおかつ、その比較器はイメージセンサの列数分必 要なため高ビットにすると消費電流が非常に大きくな る。また、この比較器だけでなくカウンタやその出力バ ッファもクロック周期が短くなると消費電流が指数的に 大きくなるため、髙分解能の列並列形式のシングルスロ ープ積分型AD変換器は消費電流が非常に大きくなると いう問題を有している。

40 【0011】さらに、比較器の消費電流が大きくなるため副次的な問題として次のような問題も発生する。図9を見てわかるように比較器100は列ごとに設けられておりこのピッチはイメージセンサの画素ピッチで非常に小さいため、比較器の電源ラインやグランドラインは通常全列共通にとらざるをえない。そのため電源ラインやグランドラインに大きな電流が流れるとその電流により列の左端から右端の間で無視できない電圧降下が発生して、特にチョッパ型の比較器ではその電圧降下でしきい値電圧に誤差が発生して精度の良い比較ができなくなる。このため、比較器のバイアス電流が大きくなると電

源ラインやグランドラインを非常に太くしなければなら ないためチップ面積増大につながるという問題も発生す る。

【0012】以上に消費電流増大とチップ面積増大の2 つの問題を記述したが、との2つの問題の原因は共通で あり、AD変換器の分解能を上げるとカウンタの周期を 短くしなければならないため消費電流が増大することに 起因する。したがって、本発明が解決しようとする課題 は、列並列形式のAD変換器において、この消費電流の 増大を引きおこす髙分解能時にカウンタの周期を短くし なければならないという問題を解決することにある。 [0013]

【課題を解決するための手段】本発明では課題を解決す るために次のような手段を用いる。すなわち、本発明の アナログ・デジタル変換器は、複数の信号電圧を並列に 保持する複数のサンブルホールド手段と、複数の該サン ブルホールド手段からの出力電圧を共通の階段波状の参 照電圧と比較する複数の比較手段と、上記参照電圧の変 化に同期して与えられる共通の階段波のステップ数を表 す2値化データから、上記各比較手段の比較結果が変化 する時のデータを選択保持し、前記出力電圧に対応する デジタル信号を得るように、前記比較手段ととに設けら れたデジタル信号保持手段とを有し、前記2値化データ を複数のデータビット域に分け、該複数のデータビット 域にそれぞれ対応したステップ(例えば当該データビッ ト域の最下位ビットに対応するステップ) で変化する階 段波状の複数の前記参照電圧を各比較手段に共通に与え る参照信号供給手段を設け、上位の前記データビット域 に対応するステップ(例えば当該データビット域の最下 位ビットに対応するステップ)で前記参照電圧を階段波 30 状に変化させながら与えた場合における、前記比較手段 の比較結果が変化する時点の当該参照電圧を保持する参 照電圧保持手段を前記比較手段ごとに設け、前記参照電 圧保持手段にて保持された前記参照電圧の値を起点とし て、下位の前記データビット域に対応するステップ (例 えば当該データビット域の最下位ビットに対応するステ ップ)で前記参照電圧を階段波状に変化させるように構 成したことを特徴とする。

【0014】本発明において、前記データビット域に対 応するステップ (例えば当該データビット域の最下位ビ 40 ットに対応するステップ)で前記参照電圧を前記比較手 段の比較結果が変化するまで階段波状に変化させながら 与える参照電圧供給段階を、最上位の前記データビット 域に対応するステップ(例えば当該データビット域の最 下位ビットに対応するステップ)で前記参照電圧を変化 させる段階から最下位の前記データビット域に対応する ステップで前記参照電圧を変化させる段階まで、前記参 照電圧の変化方向を逆転させながら順次に実行するよう に構成されていることが好ましい。

【0015】本発明において、上位の前記データビット

域に対応するステップで階段波状に変化する前記参照電 圧を前記比較手段の参照電圧入力部に供給するための第 1の電圧供給源と、下位の前記データビット域に対応す るステップで階段波状に変化する前記参照電圧を前記参 照電圧入力部に供給するための第2の電圧供給源とに接 続されるように構成され、前記参照電圧保持手段は、前 記参照電圧入力部に一端が接続され、他端が接地された 第1の容量素子と、前記第1の電圧供給源と前記参照電 圧入力部との間に接続されるように構成された第1のス イッチング手段と、前記第2の電圧供給源と前記参昭電 圧入力部との間に接続されるように構成された第2の容 **量素子とを有することが好ましい。**

8

【0016】本発明において、上位の前記データビット 域に対応するステップで階段波状に変化する前記参照電 圧を前記比較手段の参照電圧入力部に供給するための第 1の電圧供給源と、下位の前記データビット域に対応す るステップで階段波状に変化する前記参照電圧を前記参 照電圧入力部に供給するための第2の電圧供給源とに接 続されるように構成され、前記参照電圧保持手段は、前 記参照電圧入力部に出力部が接続された反転増幅手段 と、前記第1の電圧供給源と前記反転増幅手段の入力部 との間に接続されるように構成された第1の容量素子 と、該第1の容量素子と前記反転増幅手段の入力部との 間に設けられた第1のスイッチング手段と、前記第2の 電圧供給源と前記反転増幅手段の入力部との間に接続さ れるように構成された第2の容量素子と、前記反転増幅 手段の入出力間に並列に設けられた第2のスイッチング 手段と、前記反転増幅手段の入出力間に並列に設けられ た第3の容量素子とを有することが好ましい。

【0017】本発明において、前記比較手段は、第2の 反転増幅手段と、該第2の反転増幅手段の入力部に一端 が接続された第4の容量素子と、前記第2の反転増幅手 段の入出力間に並列に設けられた第4のスイッチング手 段と、前記サンプルホールド手段の出力電圧と前記参照 電圧とのいずれかを選択的に前記第4の容量素子の他端 に接続可能な第5のスイッチング手段とを有することが 好ましい。

【0018】本発明において、上位の前記データビット 域に対応するステップで階段波状に変化する前記参照電 圧を前記比較手段の参照電圧入力部に供給するための第 1の電圧供給源と、下位の前記データビット域に対応す るステップで階段波状に変化する前記参照電圧を前記参 照電圧入力部に供給するための第2の電圧供給源とに接 続されるように構成され、前記参照電圧保持手段は、反 転増幅手段と、前記第1の電圧供給源と前記反転増幅手 段の入力部との間に接続されるように構成された第1の 容量素子と、該第1の容量素子と前記反転増幅手段との 間に設けられた第1のスイッチング手段と、前記第2の 電圧供給源と前記反転増幅手段の入力部との間に接続さ 50 れるように構成された第2の容量素子と、前記反転増幅

手段の入出力間に並列に設けられた第2のスイッチング 手段と、前記反転増幅手段の入出力間に並列に設けられ た第3の容量素子及び第3のスイッチング手段の直列回 路とを有し、前記第3の容量素子と前記第3のスイッチ ング手段との接続点が前記参照電圧入力部に接続されて いることが好ましい。

【0019】本発明において、前記比較手段は、第2の 反転増幅手段と、該前記第2の反転増幅手段の入出力間 に並列に設けられた第4のスイッチング手段と、前記サ ンプルホールド手段の出力電圧と前記参照電圧とのいず 10 れかを選択的に前記第4の容量素子の他端に接続可能な 第5のスイッチング手段とを有することが好ましい。

【0020】本発明において、前記デジタル信号保持手 段毎に保持された複数の前記デジタル信号を直列に走査 する走査手段を有することが好ましい。

【0021】また、本発明のイメージセンサは、複数の 光電変換素子と、請求項1乃至請求項7のいずれか1項 に記載のアナログーデジタル変換器とを有し、前記信号 電圧は前記光電変換素子により光電変換されてなる電圧 であることを特徴とする。この場合に、光電変換素子と アナログーデジタル変換器とが半導体基板上に一体に構 成されていることが望ましい。

【0022】本発明のより具体的な構成としては、光電 変換された複数の信号電圧を並列に保持する複数のサン プルホールド手段と、その複数のサンプルホールド手段 からの出力電圧を、共通の階段波状の参照電圧と比較す る複数の比較手段と、上記参照電圧の変化に同期して与 えられる共通の階段波のステップ数を表す2値化データ から、上記各比較手段の比較結果が変化する時のデータ を選択保持し、それぞれの出力電圧に対応するデジタル 信号を得る上記比較手段ごとに設けられたデジタル信号 保持手段と、得られた複数のデジタル信号を直列に走査 する走査手段と、を有するアナログ - デジタル変換器に おいて、前記2値化データを上位ビットと下位ビットの 2つに分けたデジタル信号保持手段と、上位ビットと下 位ビットに対応した2つの階段波状の参照電圧を各比較 器に共通に与える手段と、上位ビットに対応する階段波 状の参照電圧を比較手段の比較結果が変化するときにそ の参照電圧を保持する参照電圧電圧保持手段を上記比較 手段ごとに設けたことを特徴とするイメージセンサ用ア ナログ・デジタル変換器である。

【0023】 このように2値化データを上位ビットと下 位ビットに分けたうえでこれらの上位ビットと下位ビッ トに対応する少なくとも2つの参照電圧を用いて比較す ることにより、シングルスロープ型では8ビットで25 6 クロックが必要であったのに対して、本発明では上位 4ビット分のクロック数16クロックに、下位4ビット 分のクロック数16クロックを加えた計32クロックと シングルスロープ型の1/8のクロック数で同じ8ビッ

ック周期を長くすることができるため、比較器の遅延時 間を十分にとることが可能となり、消費電流の低い比較 器を使用することができ、消費電流を低減できる。更 に、クロック周波数も低くなるためカウンタ等のデジタ ル部での消費電流も少なくなり、大幅な消費電流低減が 可能となる。

【0024】これは高分解能になるほど効果は大きく、 シングルスローブ型では10ビット、12ビットでそれ ぞれ1024クロック、4096クロックが必要なのに 対して、本発明では10ビットでは5ビット分である3 2クロックの2倍の64クロック、12ビットでは6ビ ット分である64クロックの2倍の128クロックと それぞれ1/16、1/32にクロック数を低減でき る。消費電流は帯域に対して、アナログ部ではおよそ2 乗特性で、デジタル部では指数的に効いてくるため、本 発明を用いることで格段に消費電流を低減できることが わかる。

【0025】また、前記電圧保持手段は、比較器の入力 に一端が接続され他端が接地された第1の容量素子と、 上位ビット用の参照電圧を前記第1の容量に与える第1 のスイッチング手段で構成されるとともに、下位ビット 用の参照電圧が第2の容量素子を介して、第1の容量素 子の比較器側の端子に与えるように構成するのが良い。 これにより、1つの比較器で上位ビットの判別と下位ビ ットの判別を行うことができる。

【0026】また、前記参照電圧保持手段を、反転増幅 手段と、前記反転増幅手段の入力に一端が接続された第 1のスイッチング手段と、反転増幅手段の入出力間に並 列にそれぞれ設けられた第2のスイッチング手段及び第 3の容量素子と、前記第1のスイッチング手段の他端に 一端が接続されもう一端に前記サンプルホールド手段の 出力電圧か上位ビットに対応する参照電圧かのいずれか が別(第5)のスイッチング手段を介して与えられる第 1の容量素子と、で構成されるサンプルホールド手段の 出力電圧と上位ビット用の参照電圧との差分電圧を増幅 して保持する回路構成とするとともに、第2の容量素子 を前記反転増幅手段入力端子と下位ビット用の参照電圧 との間に設け、第2の容量を介して下位ビット用参照電 圧を与えるように構成するのが良い。これにより比較器 の入力端子部分での寄生容量の影響を受けにくくすると とができるため、上位ビットと下位ビットのステップの 比をより正確にすることが可能となる。

【0027】さらに前記反転増幅手段の入出力間に設け られた第2のスイッチング手段が導通状態となり初期値 を記憶するときに、反転増幅手段の入出力間に設けられ た第3の容量素子の反転増幅手段出力に接続する端子を 反転増幅手段出力から切り離す第3のスイッチング手段 と、その切り離された容量の端子に、比較器のしきい値 電圧を与える手段を設ける構成とするのが良い。これに トのAD変換を行うことが可能となる。これによりクロ 50 より、容量を削減できる分回路面積を小さくすることが

30

11

できる。

[0028]

【発明の実施の形態】[第1実施形態]図1に本発明を 用いたイメージセンサの構成を示す。図9と同じ要素に ついては同一の符号で示している。図9と同様に101は イメージセンサの画素であり、ここでは3行×4列とし ている。各画素は行単位で読出しやリセットの制御を行 うための行選択信号線102に接続されるとともに、画素 の信号を読み出すための垂直信号線103に列単位で接続 されている。行選択信号線102は垂直方向に順次走査を 行う垂直走査シフトレジスタ104にて接続されている。 一方、列ごとに設けられた垂直信号線103は、行単位で 画素の信号を一時的に保持するサンプルホールド回路10 5に入力される。そのサンプルホールド回路105の出力Vs は2つの信号の大きさを比較して"H"または"L"の2値化 信号を出力する比較器100の一方の入力に接続される。 ここまでの構成は図9と全く同じであり、画素やサンプ ルホールド回路の構成も図10や図11で示した構成と 同じにすることができる。

【0029】図9と異なるのは比較器の他方の入力であ 20 り、この入力端子には参照電圧信号発生回路111 (第1 の電圧供給源)で発生した参照電圧Vc1がスイッチSW1 (第1のスイッチング手段)を介して与えられるととも に、この参照電圧Vc1を保持するための一端が接地され た容量C1(第1の容量素子)が設けられている。さらに との容量C1には、もう1つ設けられた参照電圧信号発生 回路112 (第2の電圧供給源)で発生した参照電圧Vc2が 容量(2) (第2の容量素子)を介して接続されている。と のような構成にすることにより、スイッチSWIが導通状 態の時はとの比較器の入力端子には参照電圧Vc1が与え られ、その後スイッチSWIが非導通状態になったとき は、保持された参照電圧Vc1に対して容量比C2/(C1+C2) の割合で参照電圧Vc2の電圧変化分が伝えられる。

【0030】この参照電圧Vc1はステップ状の階段波信 号であり、Vc1が比較器のしきい値となる入力信号電圧V sをまたぐ前後で比較器100の出力は反転する。その後参 照電圧Vc2をVc1とは逆方向にステップ状に変化させる と、さらにもう1回比較器100の出力は反転する。この 2回の比較器出力の反転信号に対して、1回目はカウン タ113の2値化信号出力を比較器でとに設けられたラッ チ回路115に保持する。また、2回目はカウンタ114の2 値化信号出力を比較器ごとに、更にもう1つ設けられた ラッチ回路116に保持する。これらの2つのカウンタ113 および114の2値化信号は信号線117、118を介して各ラ ッチ回路に入力されるとともに、2つのラッチ回路11 5、116℃保持された2値化信号は、水平シフトレジスタ を走査することで信号線117、118を介して直列に読み出 される構成になっている。なお、参照電圧Vc1がステッ プ状に変化して比較器出力の反転によりラッチ信号が発 生するときに、そのラッチ信号でスイッチSWIをオフす

ることで反転した時点のVc1の電圧を容量C1に保持する ことができる。

12

【0031】 このように比較器に与える参照電圧を2つ の信号Vc1とVc2で与え、Vc1とVc2のステップ状の電圧に より比較器の入力端子ノードで生ずるステップ電圧幅の 比を、実行しようとするA D変換のビット数を上位ビッ トと下位ビットの2つに分け、その上位ビットと下位ビ ットの重み付けの比と一致するように設定し、カウンタ 113の2値化信号出力を参照電圧Vc1のステップ状の変化 に対応した上位ビット信号とし、カウンタ114の2値化 信号出力を参照電圧Vc2のステップ状の変化に対応する 下位ビット信号に相当させる。

【0032】例えば8ビットのAD変換を行う場合は、 上位4ビット、下位4ビットに分け、Vc1とVc2による比 較器入力端子のステップ電圧幅の比を16:1とすると ともに、カウンタ113で上位4ビットをカウントし、カ ウンタ114で下位4ビットをカウントする。また、ラッ チ回路115と116でそれぞれ上位4ピット、下位4ビット を保持するように構成すれば8ビットのAD変換を行う ことが可能となる。このような構成をとることで、図9 の構成では8ビットのAD変換を行うのにカウンタで2 56ステップのカウントが必要なのに対して、この構成 ではカウンタ113で上位4ビット分の16ステップ、カ ウンタ114で下位4ビット分の16ステップの計32ス テップでAD変換が終了できる。このため、同じ期間で AD変換を実行する場合、図1の構成ではカウンタの周 期を図9の構成に対して8倍まで長くすることができ、 比較器の帯域を狭くしても良いため低消費電流化を図る ことができる。

【0033】次に図2にラッチ信号を発生させる具体的 な構成を示すとともに、図3にタイミングチャートを示 してより詳しく動作を説明する。図2においてVsはサン プルホールド回路に保持されている入力信号で、Vc1とV c2は上位ビット用と下位ビット用の2つの参照電圧であ る。スイッチSW1、容量C1、C2および比較器100は図1と 同じ構成であり、比較器の一方の入力には入力信号Vsが 与えられ、他方の入力にはスイッチSW1を介して参照電 圧Vc1が与えられるとともに、比較器が反転したときのV c1の電圧を保持するための容量C1が設けられている。ま 40 た、この比較器入力端子には容量口を介してもう1つの 参照電圧Vc2が与えられている。比較器の出力は他方の 入力端子にウインドウ信号Φw1が与えられたNAND回路11 を介してR-Sフリップフロップ14の一端に入力されてい る。とのR-Sフリップフロップ14の出力が上位ビットの カウンタ出力をラッチするためのラッチ信号ΦLA1とな る。なお、このラッチ信号ΦLA1はスイッチSWIのオン。 オフを制御する信号としても用いられる。またこの系と は別に、比較器の出力はインバータ12により反転され、 他方の入力端子にウインドウ信号Φw2が与えられたNAND 回路13を介してR-Sフリップフロップ15の一端に入力さ

れている。このR-Sフリップフロップ15の出力が下位ビットのカウンタ出力をラッチするためのラッチ信号中LA2となる。これらのR-Sフリップフロップ14および15はリセット信号中rの反転信号x中rが片方の入力に与えられこれによりリセットされる。

【0034】この回路の動作を図3のタイミングチャートを用いて説明する。動作は大きくT1からT3の3つの動作に分けられる。まず期間T1ではサンプルホールド回路に画素信号を保持するとともに、カウンタやR-Sフリップフロップ回路をリセットする期間である。タイミング 10チャートには示していないがこの期間で読み出される行が選択され、画素の信号がサンプルホールド回路に保持される。また、信号中rが"H"となり、R-Sフリップフロップ回路がリセットされ、ラッチ信号中LA1と中LA2が"H"となる。また、この期間にカウンタの出力データもリセットされる。

【0035】次の期間口では上位ビットの比較が行われ て、上位ビットのデジタルデータが保持される。この期 間では上位ビット用の参照電圧Vc1がステップ状に変化 するとともにそれに従って、上位ビットに対応したカウ ンタの出力であるDATA1が1つずつ大きくなる。ことでは 簡略化して上位2ビット、下位2ビットとしており、ス テップ数は4段となる。この参照電圧Vc1がステップ状 に一段ずつ電圧が大きくなると、それと同じ電圧が比較 器の入力端子電圧Vc0として与えられる。図3ではVc0は 4倍のスケールで示しているが、T1からT2の初期の部分 での電圧は参照電圧Vc1と全く等しい電圧値となる。と の入力端子電圧Vc0はもう一方の入力端子に印加されて いる信号電圧Vsを越すと比較器の出力は反転して上位ビ ット用のラッチ信号中LAIも反転して上位ビット用のラ ッチ回路にカウンタデータが保持されるとともに、スイ ッチSW1がオフしてC1にはそのときの電圧Vc1が保持され る。ここで比較器の出力はウインドウ信号Φwlにより遅 延されR-Sフリップフロップに入力されているが、これ は、比較器出力を直接入力するとVc1が立ち上がってい るときにスイッチSW1がオフしてステップの平らな部分 の電圧でなく途中の電圧を保持してしまうのを防ぐため である。したがって図2に示すようにウインドウ信号 Φ wlを入力したNAND回路を介すことにより参照電圧の平ら な部分でVc1の電圧を保持するようにしている。このタ イミングは図3のΦw1を見ればわかるようにウインドウ 信号を参照電圧のステップの後ろ側で"H'となるように しており、CIに保持される電圧は参照電圧Vc1の安定し た領域の電圧となる。この電圧は比較器が反転したとき に保持され、その後参照電圧Vc1が大きくなっても、比 較器の入力端子にかかる電圧Vc0は変化しない。

【0036】次の期間T3では、もう一方の参照電圧Vc2をVc1とは逆方向にステップ状に下げるとともに、下位ビット用のカウンタデータをそのステップに合わせてカウントダウンしながら下位ビットの量子化を行う。この

とき入力端子電圧Vcoの電圧変化分が上位ビットと下位 ビットの重み付けの比と等しくなるようにする必要があ る。例えば、図3のタイミングチャートでは上位2ビッ ト、下位2ビットに分けて4ビットのAD変換を行う様 子を示しているが、このとき上位ビットの量子化を行う 時の入力端子電圧Vc0の電圧ステップ幅に対して、下位 ビットの量子化を行うときはVc0の電圧ステップ幅を前 者の1/4としている。このためには容量C1とC2の比で 調整するか、参照電圧Vc1とVc2のステップの比で調整す れば良い。図3はC1: Q=3:1として入力端子電圧Vc 0の上位ビットと下位ビットの比を4:1としている。 このようにこのステップの比を正確に出すことで、図3 をみてもわかるように比較器の入力端子電圧vcoは、上 位ビットの1つのステップを下位ビットのステップ数で 均等に分けるようなステップ電圧が与えられる。ここで 再びVcOが、しきい値電圧となるVsをまたぐときに下位 ビット用のR-Sフリップフロップ回路15のラッチ信号ΦL A2が反転してこのときのカウンタデータ (DATA2) を下 位ビット用のラッチ回路に保持する。このようにして上 20 位ピットと下位ビットの2値化信号が各列ごとに得られ るので、水平走査回路によりこの量子化されたデータを 直列に読み出すことができる。なお、期間T3でもラッチ 信号ΦLA2はウインドウ信号Φw2により制限された期間 にしか発生しないようになっているがこれは、期間TZの ときにラッチ信号が発生することを防ぐために設けてい

【0037】図3と図12のタイミングチャートを比較してわかるように画素の信号を読み出す期間刊を除くと、図12では4ビットのAD変換で16クロック必要30 なのに対して図3では8クロックで良いのがわかる。この差はAD変換器の分解能が高くなるにしたがって大きく差がつき、前述したが12ビットのAD変換を従来方式で行うと4096クロック必要なのに対し、本発明の方式では128クロックだけで良い。したがって本方式を用いることでクロック数を大幅に低減でき、比較器の消費電流低減と、カウンタなどのデジタル部の消費電流低減により大幅な低消費電流化が実現できる。

【0038】[第2実施形態]図1および2では説明をわかりやすくするために比較器として差動入力形式の比較器を用いていたが、実際にはこのような形式の比較器では列ごとに設けた比較器のオフセット電圧のばらつきにより誤差が発生するため、一般的には図4に示す比較器のオフセット電圧をキャンセルすることができるチョッパ型の比較器が用いられる。このチョッパ型の比較器を用いた実施例について図4に基づき説明する。

【0039】図4において図2で示した比較器100は、 入出力端子間にスイッチSW3(第4のスイッチング手段)が設けられた反転増幅器1(第2の反転増幅手段) と入力に一端が接続された容量C3(第4の容量素子)で 様成される。この容量C3の他端にはサンブルホールド回

16

路で保持された信号電圧Vsと参照電圧Vc1のいずれかを 選択的に接続するスイッチSW2(第5のスイッチング手 段)がスイッチSW1(第1のスイッチング手段)を介し て接続される。また、図2で示した容量C1とC2およびス イッチSW1は図2と同じような構成をとり比較器の入力 である容量C3に接続されている。なお図4には示してい ないが、この比較器の出力Vcompの先には図2と同様な 構成でラッチ信号を発生する回路が接続され、これらの 動作は図3のタイミングチャートにしたがって同じよう に動作する。

【0040】この比較器は次のように動作する。まず、 期間T1でΦ r= "H"のときは反転増幅器の入出力端子間は スイッチSW3により短絡されるため、容量C3の反転増幅 器入力端子側の電圧は、反転増幅器 1 のしきい値電圧Vt hとなる。また、C3の他端はスイッチSW2が入力信号電圧 Vsに接続され、容量C3にはVs-Vthの電圧が記憶され る。その後期間T2ではSW3はオフするとともに、SW2は参 照電圧Vc1側に接続され参照電圧Vc1には図3に示すよう なステップ状の波形が与えられる。このとき容量C3には Vs-Vthの電圧が保持されるため反転増幅器1の入力端 子電圧Vc0はVc1-Vs+Vthとなり、また、反転増幅器1 のしきい値電圧はVthであるため、参照電圧Vc1が入力信 号電圧Vsをまたぐ前後でVcomp出力は反転する。これに より、前述の実施例と同様にスイッチSWLがオフしてと のときの参照電圧Vc1はC1に保持されるとともに、上位 ビットのカウンタデータもラッチされる。そして期間T3 では参照電圧Vc2がステップダウンして再び反転増幅器 出力が反転したときの下位ビットのカウンタデータがラ ッチされる。

【0041】このようにチョッパ型の比較器を用いる と、図2では常時他方の入力に印加されていた信号入力 Vsは、図4の形式では信号読出し時でデジタル部のリセ ット時でもある期間T1に印加されるだけとなるが、比 較および比較器が反転した時点の参照電圧Vc1の保持に 関しては図2の実施例と同様な動作が行われる。この形 式の比較器では、しきい値電圧Vthがリセット時の期間T 1に容量C3に記憶され、そのオフセット分が参照電圧と の比較時においてはキャンセルされるため、反転増幅器 のしきい値電圧がばらついても正確な比較が行われる。 このチョッパ型の比較器を本発明に用いることでより A D変換の精度を上げることが可能となる。

【0042】[第3実施形態] 図2および図4の実施例 において、参照電圧Vc1は接地された容量C1を用い保持 され、その口に対して容量比を適切に合わせた口を介し て参照電圧 Vc2をステップ状に与えることで、上位ビッ トに対する電圧ステップと下位ビットの電圧ステップの 比を最適にしていた。しかしながら、実際のチップ上に このような回路を構成するときには、比較器の入力端子 のノードには回路上には示されない、スイッチSWIや比 較器100の入力容量に起因する寄生容量が存在し、その

寄生容量には電圧依存性があるため容量比を正確に出す ことは難しい。特にAD変換器の量子化ビット数が大き くなるに従い、容量比をより正確にする必要があるた め、この寄生容量の影響は無視できなくなる。そこで、 次に上位ビットと下位ビットのステップ幅の比を寄生容 量の影響を受けずに正確に出すことができる回路構成を 図5に示す。

【0043】図5において比較器100は図4と同じ構成 で入出力間にスイッチSW1を設けた反転増幅器1とその入 10 力に一端が接続された容量C3で構成される。図5におい て特徴的なのはこの比較器の入力の前にさらにもう1つ の反転増幅器2(反転増幅手段)を配置し、その入出力 間にスイッチSW4(第2のスイッチング手段)と帰還容 量C4(第3の容量素子)を並列に設けるとともに、その 入力端子には容量CS(第1の容量素子)および容量C6 (第2の容量素子)の一端が接続され、それらの容量の 他端には参照電圧Vc1およびVc2が与えられる構成となっ ている点である。なお、参照電圧Vc1を保持するために 容量C5と反転増幅器2の入力端子の間にはスイッチSW1 (第1のスイッチング手段)が設けられ、図2や図4と 同様に上位ビット用のラッチ信号 ΦLA1でこのスイッチ は制御されている。また、C5の他端にはスイッチSW2 (第5のスイッチング手段) が設けられ、入力信号Vsと 参照電圧Vc1が選択的に与えられるようになっている。 なお図5には示していないが、この比較器の出力vcomp の先には図2と同様な構成でラッチ信号を発生する回路 が接続される。

【0044】 このような構成をとることで参照電圧Vc1 およびVc2は比較器100の入力にそれぞれ-C5/C4、-C6/ C4のゲインをもった反転出力で伝達する。このとき比較 器の入力に与えられる電圧は反転増幅器2による増幅出 力であるため、比較器入力に寄生容量があっても出力電 圧は影響を受けない。また反転増幅器2の入力側にも反 転増幅器の入力寄生容量やスイッチSW1の寄生容量が存 在するが、とのノードの電位は、反転増幅器2の入出力 間に設けられたスイッチSW4や容量C4により帰還がかか り、いつも一定となっていて電位が変動しないため、と の部分に存在する寄生容量も出力電圧には影響を及ぼさ ない。したがって2つの参照電圧に対する比較器の入力 端子における電圧ステップの比は寄生容量の影響をうけ ずにC5とC6の容量比のみによって決まるため正確に比を 出すことが可能となり高ビットのA D変換を精度良く行 うことが可能となる。

【0045】次にこの回路の動作を図6のタイミングチ ャートを用いながら説明する。図3と比較するとわかる ようにほとんどは図3と同様な信号となっているが、比 較器に入力される電圧Vc1がゲインをもった反転信号と なっている点と、チョッパ型の比較器を用いているた め、比較器の出力がリセット時に反転増幅器1のしきい 50 値電圧Vth1となっている点が異なっている。動作は大き

く3つの期間に分かれ、期間T1ではデジタル部がリセッ トされるとともに選択された行の画素信号が読み出さ れ、画素信号に対応した入力信号電圧VsがスイッチSW2 を介して容量C5の一端に与えられる。この期間T1では反 転増幅器1および2の入出力間はそれぞれスイッチSW 3、SW4で短絡されるため、それらの入出力端子の電圧は それぞれのしきい値電圧Vth1、Vth2となる。したがっ て、容量C3には反転増幅器1と2のしきい値電圧の差が*

*記憶され参照電圧との比較時においてしきい値電圧のば らつきがキャンセルされる。また、容量C4の両端の電位 差はゼロとなり、容量C5にはVth2-Vsの電圧が、容量C6 にはVth2-Vc2与えられる。このとき反転増幅器2の出 力であり比較器100の入力となる電圧Vc0はしきい値電圧 Vth2となり、反転増幅器2の入力ノードN1の電荷Qは次 のように表される。

 $Q = C4*(Vth2 - Vc0) + C5*(Vth2 - Vs) + C6*(Vth2 - Vc2) \cdots$ (1)

 $Vc0 = Vth2 \cdots (2)$

【0046】つぎに期間T2でスイッチSW3、SW4がオフし てスイッチSW2は参照電圧Vc1側に接続される。そのとき も反転増幅器2の入力端子電圧は帰還容量C4によりVth2 に保たれるため、ノードN1の電荷Q'は式(3)のように表 される。電荷保存則を用いるとQ=Q'となり、比較器の ※ ※入力電圧Vc0'は式(4)のように求められる。式(4)をみる とわかるように、Vc0'はVc1に対してC5/C4のゲインをも った反転信号となり、Vc1=Vsのときにしきい値電圧Vth 2となる。図6のタイミングチャートではこのC5/C4のゲ インを4として波形を示している。

 $Q' = C4*(Vth2-Vc0') + C5*(Vth2-Vc1) + C6*(Vth2-Vc2) \cdots$ (3)

 $Vc0' = Vth2-C5/C4*(Vc1-Vs) \cdots (4)$

【0047】式(4)においてVc1=VsのときにVc0'=Vth2 となり、C3にはVth1-Vth2の電位が記憶されているた め、反転増幅器1の入力電圧はしきい値であるVth1とな 20 り比較器出力Vcompが反転する。これにより、ウインド ウ信号ΦWIで少し遅延してラッチ信号ΦLAIが反転する と、上位ビット用のカウンタデータDATA1が上位ビット 用のラッチ回路に保持される。このとき同時に、スイッ★

 $Vc0'' = Vth2 - C5/C4*(Vc1'-Vs) + C6/C4*\Delta Vc2 \cdots$ (5)

【0048】図6に示すように、参照電圧vc2がステッ プ状に変化するとそれに従い比較器の入力電圧Vc0も反 転した形でステップ状に動き、VcO' '=Vth2となったと きに再び比較器出力Vcompは反転する。この反転信号は ット用のラッチ信号ΦLA2が少し遅れて反転する。この とき下位ビットに対応するカウンタデータが下位ビット 用のラッチ回路に保持される。このようにして2つのラ ッチ回路に上位ビットと下位ビットの2値化信号が保持 されるので、このデータを図1で示した水平走査回路11 Oなて読み出すことで、デジタル出力を得ることができ る。

【0049】式(5)をみるとわかるように参照電圧vc1は C5/C4のゲインをもち、参照電圧Vc2はC6/C4のゲインも ちVc0に伝達する。図6のタイミングチャートではC5/C4 40 = 4、C6/C4= 1 として上位ビットと下位ビットの電圧 ステップ幅の比を4:1としている。図2や図4の実施 例と同様に容量比で上位ビットと下位ビットの電圧ステ ップ幅の比を合わせているが、このように反転増幅器を 介して比較器に与える上位ビットと下位ビットの参照電 圧の比を作ることにより、寄生容量の影響を受けずに反 転増幅器入力と2つの参照電圧を接続する2つの容量の 比のみによって、正確な電圧ステップの比が実現でき る。さらにこのような形式をとることにより、上位ビッ

★ チSW1はオフとなり、そのときの参照電圧Vc1'は帰還容 量C4に-C5/C4*(Vc1'-Vs)という形で表されるように、 入力信号Vsとの差分の電圧値として保持される。その

後、期間T3で参照電圧Vc2がステップ状に変化してVc2' になったときの比較器の入力電圧Vc0''は、参照電圧Vc2 の電圧変化分Vc2'-Vc2を-ΔVc2とすると以下の(5)式 で表される。

ことができるため、比較器におけるしきい値電圧のばら つきがあったとしても、ゲインをかけた分その影響を受 けにくくなるという優位点も合わせ持っている。

【0050】[第4実施形態]図5では比較器にチョッ

ウインドウ信号Φw2により少し遅延され伝達して下位ビ 30 パ型の比較器を用いるため容量C3を介して反転増幅器 1 にVc0を入力していたが、図7に示すような形式にする ことで容量C3を省略することができ、回路面積を減らす ことができる。図7において反転増幅器1 (第2の反転 増幅手段)の入力は容量C4(第3の容量素子)の、反転 増幅器2(反転増幅手段)の出力側に接続する端子に直 接つながれている。また、このノードと反転増幅器2の 出力端子間にはリセット時にオフするように、Φrの反 転信号xΦrで制御されるスイッチSW5(第3のスイッチ ング手段)が新たに設けられている。なお、この例にお いても、上記と同様のスイッチSW1(第1のスイッチン グ手段)、スイッチSW4 (第2のスイッチング手段)、 スイッチSW2(第5のスイッチング手段)、容量C5(第 1の容量素子)、容量C6(第2の容量素子)が設けられ る。また、この実施例の比較器100には、反転増幅器 1 (第2の反転増幅手段)と、この反転増幅器1の入出 力間に接続されたスイッチSW3 (第4のスイッチング手 段)とが設けられ、容量C3 (第4の容量素子) は接続さ

【0051】このような構成にすることで、図5では2 トの参照電圧を比較器の入力部にゲインをかけて伝える 50 つの反転増幅器 1 と 2 のしきい値電圧の差Vth1 - Vth2を

容量C3に記憶してオフセット電圧のばらつきをキャンセ ルしていたのに対して、図7では容量C4に記憶すること で同様な効果を得ることができる。また、図5と図7を 比較すると容量C3が減った代わりに、スイッチSW5が増 えているが、実際に回路のレイアウトを行うとスイッチ ングトランジスタの寸法と比較して容量は数倍のレイア ウト寸法が必要なため容量を削減したほうが回路面積を 小さくできる。したがって図7の構成を用いることによ

【0052】[第5実施形態] これまで列単位で並列に A D変換を行う発明の実施例を示して、本発明により A D変換を行うときのカウンタのクロック数を減らすこと ができ、消費電流の低減が可能なことを説明してきた。 次に本発明により回路面積の削減も可能なことを示す実 施例を図8に示す。図8は図1で列単位に設けられてい るAD変換用の比較器とラッチ回路を、2列に1つとし た構成を示したものである。画素の配列部分は図1と全 く同じ構成であり、サンプルホールド回路も同じように 列ごとに設けられている。また、AD変換部の各要素の 構成は図1と全く同じであるが、サンプルホールド回路 105の2列分の出力をスイッチ119で切替えて、2列に1 つ設けられたAD変換器に2列分のサンブルホールド回 路の信号電圧を交互に与える構成となっている点が図1 と異なっている。

り、図5と同様な効果をより小さな回路面積で実現する

ことが可能である。

【0053】このような構成において1行分のAD変換 を行うためには、図3や図6で示したタイミングチャー トに従い、1水平走査期間にスイッチ119を切替えて2 回AD変換行えば良い。このようにするとタイミング的 にはクロック周期を半分にしなければならないが、AD 30 変換部の回路規模をほぼ1/2に削減することができ る。さらにAD変換部を4列に1つとすれば、クロック 周期を1/4にする代わりにAD変換部の回路規模を1 /4に削減できる。本発明の構成では、前述したように 8ビットのAD変換においては従来例に対して、クロッ クレートを1/8まで下げられるため従来例と同じクロ ックレートを維持するならば、AD変換部を8列に1つ として、AD変換部の回路規模をほぼ1/8にすること ができる。このときAD変換部1つあたりの消費電流や 回路規模は、従来の構成と比較すると若干大きくなる が、このAD変換部を1/8に削減できる効果により、 トータルでは回路規模および消費電流ともに従来の構成 より小さくすることが可能となる。このように本発明は 消費電流の低減のみでなく回路規模削減にも有効である ことがわかる。

[0054]

【発明の効果】本発明によれば、例えば、行単位で読み 出されるイメージセンサ出力を少ないクロック数で並列 にAD変換することが可能となり、高分解能のAD変換 を低消費電力で実現できる。また、AD変換部を複数列 50 に1つとすることで回路規模の削減が可能となる。

【図面の簡単な説明】

【図1】本発明に係るデジタル出力が可能なイメージセ ンサを表した回路構成図である。

20

【図2】図1のAD変換部の第1実施形態を示す―列分 の回路図である。

【図3】図2の動作を説明するためのタイミング図であ

【図4】AD変換部の第2実施形態を示す回路図であ 10 る.

【図5】AD変換部の第3実施形態を示す回路図であ

【図6】図5の動作を説明するためのタイミング図であ

【図7】AD変換部の第4実施形態を示す回路図であ る.

【図8】本発明に係るデジタル出力が可能なイメージセ ンサを表した第5実施形態となる回路構成図である。

【図9】従来のデジタル出力が可能なイメージセンサを 20 表した回路構成図である。

【図10】イメージセンサの画素およびサンプルホール ド回路の一例を示す回路図である。

【図11】イメージセンサの画素およびサンプルホール ド回路の他の例を示す回路図である。

【図12】図9の動作を説明するためのタイミング図で ある。

【符号の説明】

C1~C6 容量素子

SW1~SW5 スイッチング素子

1,2 反転增幅器

> 11,13 NAND回路

12 インバータ回路

14,15 R-Sフリップフロップ回路

20 反転増幅器

21 スイッチング素子

22 サンプルホールド用容量

23 バッファ

100 比較器

101 画素

102 行選択信号線

103 垂直信号線

104 垂直走査回路

105 サンプルホールド回路

106,111,112 参照電圧発生回路

107,113,114 カウンタ回路

108,115,116 ラッチ回路

109,117,118 データ信号線

110 水平走査回路

119 切替えスイッチ

